<pre style='margin:0'>
Ryan Schmidt (ryandesign) pushed a commit to branch master
in repository macports-ports.

</pre>
<p><a href="https://github.com/macports/macports-ports/commit/066d97e481e01444707ff6219ec5b9e2077a7193">https://github.com/macports/macports-ports/commit/066d97e481e01444707ff6219ec5b9e2077a7193</a></p>
<pre style="white-space: pre; background: #F8F8F8">The following commit(s) were added to refs/heads/master by this push:
<span style='display:block; white-space:pre;color:#404040;'>     new 066d97e481e iverilog: Remove nonsensical second master_sites
</span>066d97e481e is described below

<span style='display:block; white-space:pre;color:#808000;'>commit 066d97e481e01444707ff6219ec5b9e2077a7193
</span>Author: Ryan Schmidt <ryandesign@macports.org>
AuthorDate: Sat Apr 10 12:27:35 2021 -0500

<span style='display:block; white-space:pre;color:#404040;'>    iverilog: Remove nonsensical second master_sites
</span><span style='display:block; white-space:pre;color:#404040;'>    
</span><span style='display:block; white-space:pre;color:#404040;'>    $branch was being set to a list containing the first and second version
</span><span style='display:block; white-space:pre;color:#404040;'>    number components when it had been intended to contain only the string
</span><span style='display:block; white-space:pre;color:#404040;'>    of the first version number component. Fix this and rename the variable
</span><span style='display:block; white-space:pre;color:#404040;'>    to $major as we usually would for this situation.
</span>---
 science/iverilog/Portfile | 6 ++----
 1 file changed, 2 insertions(+), 4 deletions(-)

<span style='display:block; white-space:pre;color:#808080;'>diff --git a/science/iverilog/Portfile b/science/iverilog/Portfile
</span><span style='display:block; white-space:pre;color:#808080;'>index 5017ce101ae..5478e114402 100644
</span><span style='display:block; white-space:pre;background:#e0e0ff;'>--- a/science/iverilog/Portfile
</span><span style='display:block; white-space:pre;background:#e0e0ff;'>+++ b/science/iverilog/Portfile
</span><span style='display:block; white-space:pre;background:#e0e0e0;'>@@ -6,9 +6,7 @@ PortGroup           github 1.0
</span> github.setup        steveicarus iverilog 10_3 v
 version             [string map {_ .} ${github.version}]
 revision            0
<span style='display:block; white-space:pre;background:#ffe0e0;'>-# Depending on ftp folder name, may need either of these (v0.9 v10)
</span><span style='display:block; white-space:pre;background:#ffe0e0;'>-set branch          [lrange [split ${version} .] 0 1]
</span><span style='display:block; white-space:pre;background:#ffe0e0;'>-#set branch          [join [lrange [split ${version} .] 0 1] .]
</span><span style='display:block; white-space:pre;background:#e0ffe0;'>+set major           [lindex [split ${version} .] 0]
</span> categories          science
 license             GPL-2+
 platforms           darwin
<span style='display:block; white-space:pre;background:#e0e0e0;'>@@ -26,7 +24,7 @@ long_description    Icarus Verilog is a Verilog simulation and synthesis tool. \
</span>                     desired format.
 
 homepage            http://iverilog.icarus.com/
<span style='display:block; white-space:pre;background:#ffe0e0;'>-master_sites        ftp://ftp.icarus.com/pub/eda/verilog/v${branch}/
</span><span style='display:block; white-space:pre;background:#e0ffe0;'>+master_sites        ftp://ftp.icarus.com/pub/eda/verilog/v${major}/
</span> distname            verilog-${version}
 
 checksums           rmd160  e6d58c825399404698c1e865aa71be45556e78be \
</pre><pre style='margin:0'>

</pre>