<div dir="ltr"><div dir="ltr"><div><div dir="ltr" class="gmail_attr">On Mon, Apr 26, 2021 at 1:42 PM Christopher Jones <<a href="mailto:jonesc@hep.phy.cam.ac.uk">jonesc@hep.phy.cam.ac.uk</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div style="overflow-wrap: break-word;">Thats not at all surprising as those instruction sets are very much specific to X86_64 systems.<div><br></div><div>RISC processors, Arm, do have their own sets of SIMD instructions (e.g. Neon), but they are entirely different to those on X86_64 machines. </div><div><br></div><div>Whether or these are supported on Apple’s M1 processors I have no idea.</div></div></blockquote></div><div><br></div><div>It looks like the M1 supports Neon SIMD instructions, but not SVE SIMD (which I guess is supposed to be similar to AVX?):</div><div><br></div><div><a href="https://discussions.apple.com/thread/252073619">https://discussions.apple.com/thread/252073619</a></div><div><br></div><div><div><div dir="ltr" class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><div>-- </div><div>Jason Liu<br></div></div></div></div><br></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Apr 26, 2021 at 1:42 PM Christopher Jones <<a href="mailto:jonesc@hep.phy.cam.ac.uk">jonesc@hep.phy.cam.ac.uk</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div style="overflow-wrap: break-word;"><br><div><br><blockquote type="cite"><div>On 26 Apr 2021, at 6:28 pm, Jason Liu <<a href="mailto:jasonliu@umich.edu" target="_blank">jasonliu@umich.edu</a>> wrote:</div><br><div><div dir="ltr"><div>Thanks Arno :)</div><div><br></div><div>I'm kind of surprised that the M1 doesn't seem to support any SSE or AVX....</div></div></div></blockquote><div><br></div><div><br></div>Thats not at all surprising as those instruction sets are very much specific to X86_64 systems.</div><div><br></div><div>RISC processors, Arm, do have their own sets of SIMD instructions (e.g. Neon), but they are entirely different to those on X86_64 machines. </div><div><br></div><div>Whether or these are supported on Apple’s M1 processors I have no idea.</div><div><br></div><div>Chris</div><div><br></div><div><br></div><div><br><blockquote type="cite"><div><div dir="ltr"><div><br></div><div>Does "sysctl machdep.cpu.features" return anything?<br></div><div><br></div><div><div><div dir="ltr"><div dir="ltr"><div>-- </div><div>Jason Liu<br></div></div></div></div><br></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Apr 26, 2021 at 1:23 PM Arno Hautala <<a href="mailto:arno@alum.wpi.edu" target="_blank">arno@alum.wpi.edu</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">> On 26 Apr 2021, at 13:20, Jason Liu <<a href="mailto:jasonliu@umich.edu" target="_blank">jasonliu@umich.edu</a>> wrote:<br>
> <br>
> sysctl machdep.cpu.brand_string ; sysctl machdep.cpu | grep -i "avx\|sse”<br>
<br>
$ sysctl machdep.cpu.brand_string ; sysctl machdep.cpu | grep -i "avx\|sse”<br>
machdep.cpu.brand_string: Apple M1<br>
<br>
-- <br>
arno  s  hautala    /-|   <a href="mailto:arno@alum.wpi.edu" target="_blank">arno@alum.wpi.edu</a><br>
<br>
pgp b2c9d448<br>
<br>
<br>
</blockquote></div>
</div></blockquote></div><br></div></blockquote></div></div>